

전기자동차 OBC용 11 kW 급 Interleaved Totem-Pole PFC의 전류 왜곡 현상 개선을 위한 제어 전략

하태욱, 이주아, 김채린, 심동현, 이병국[†]
성균관대학교 전자전기컴퓨터공학과

Control Strategy for Current Distortion Improvement of Interleaved Totem-Pole PFC for 11 kW On-board EV Charger

Tae-Wook Ha, Ju-A Lee, Chae-Lyn Kim, Hyeonu Jo, Dong Hyeon Sim, Byoung Kuk Lee[†]
Department of Electrical and Computer Engineering, Sungkyunkwan University

ABSTRACT

전기자동차 OBC (on-board charger)의 전력 밀도 향상을 위해서는 스위칭 주파수 증가를 통한 PFC (power factor correction) 필터 인덕터 부피 저감 설계가 필수적이다. 하지만 스위칭 주파수 증가 시 센싱 회로 노이즈가 증가하고, 인덕턴스 감소에 따른 전류 리플 증가로 전고조파 왜율 (total harmonic distortion, THD)이 증가하여 제어기의 불안정성을 초래한다. 따라서 본 논문에서는 제어기의 노이즈 내성을 강화하여 필터 인덕터 저감 설계 시에도 전류 THD 5% 이내를 만족하는 제어 전략을 제안한다.

1. 서론

전기자동차 보급이 확산됨에 따라 OBC의 고효율 동작 및 전력 밀도 향상에 대한 요구가 높아지고 있다. 높은 전력 밀도는 차량 부품의 경량화와 공간 절약을 가능하게 하며, 이는 주행 거리 증가, 배터리 효율성 개선 그리고 차량 내 편의의 공간 확보로 이어진다. 그림 1은 11 [kW] 급 OBC용 interleaved totem-pole PFC 하드웨어를 나타낸다. 그림 1을 통해 알 수 있듯이 PFC 필터 인덕터 크기는 OBC 전체 부피 중 많은 부분을 차지한다. 이에 따라 인덕터 크기 감소만으로도 OBC 전력 밀도 향상에 큰 효과를 볼 수 있다. 최근 wide band gap (WBG) 소자의 발전으로 SiC와 GaN 소자를 적용한 스위칭 주파수 증가를 통해 필터 인덕턴스 감소 설계 방식이 일반화되고 있으며, 이는 기존 Si 적용 시스템 대비 부피 감소 효과를 가져온다^[1]. WBG 소자는 기존 Si 소자 대비 고속 스위칭 특성에 따른 높은 dv/dt 특성을 가지며, 스위칭 주파수 증가를 통한 인덕턴스 감소 시 전류 기울기가 증가하여 높은 di/dt 를 형성한다. 높은 dv/dt , di/dt 는 기생성분으로부터 많은 양의 전압, 전류 노이즈를 유발하여 센싱값의 정확도를 떨어트리며, 이는 센싱 데이터를 기반으로 동작하는 피드백 제어 시스템의 불안정성을 초래한다. 이로 인한 제어기의 오작동은 전류 왜곡을 증가시키고, 이는 제어기의 불안정성을 가중시키는 악순환을 초래한다. 따라서 WBG 소자 적용에 따른 인덕턴스 저감 설계를 통해 전력 밀도 향상을 달성하기 위해서는 기존 Si 적용 시스템 대비 스위칭 노이즈 내성이 강한 제어 전략이 요구된다. 따라서 본 논문에서는 노이즈 내성이 강한 피드포워드 보상을 활용하여, 노이즈 영향을 최소화하면서 고속 스위칭 특성과 높은 스위칭 주파수에서도 안정적으로 동작하고, 낮은 전류 왜곡률 달성이 가능한 제어 전략을 제안한다. 또한, 11 [kW] 급




그림 1 11 kW 급 Interleaved totem-pole PFC 실험 보드
Fig. 1 Test board of 11 kW interleaved totem-pole PFC




그림 2 Interleaved totem-pole PFC 회로도
Fig. 2 Circuit diagram of interleaved totem-pole PFC converter


interleaved totem-pole PFC 하드웨어 구현 및 실험을 통해 다양한 동작 조건에서 제어기 적용에 따른 전류 왜곡 개선 효과를 확인함으로써, 제안하는 제어 전략의 우수성을 검증한다.

2. Conventional 제어기 소개

2.1 PFC 제어기의 기본 구성 및 동작 원리

그림 2는 interleaved totem-pole PFC의 기본 구조를 나타낸다. 회로에 적용된 interleaved 구조는 기존 단상 totem-pole PFC에 한 쌍의 스위칭 leg와 인덕터가 추가된 형태이다. 이때 A상과 B상의 스위칭 신호는 180° 위상차를 두고 동작하며, 입력 전류 (I_{in})가 각 상으로 나누어 흐른다. 이로 인해 그림 3과 같이 단상 PFC 대비 전류 크기 감소를 통한 손실 개선 효과와 인덕터 크기 감소를 통한 시스템 부피 축소의 이점을 갖는다.

Interleaved totem-pole PFC는 입력 전압 (V_{ac})의 양주기와 음주기 동안 서로 다른 스위칭 소자를 사용해 전류 제어를 수행한다. 양주기 동안에는 C상 하단 스위치가 항상 turn-on된 상태에서 A, B상의 하단 스위치가 turn-on/off 동작을 반복하고, 음주기 동안에는 상단 및 하단 스위치의 역할이 반전되어 전류 제어가 이루어진다.



(a) 11 [kW] totem-pole PFC 손실 비교 그래프



(b) 1ph. 및 2ph. 필터 인덕터 (c) 부피 비교 그래프

그림 3 상 개수에 따른 손실 및 부피 비교 결과

Fig. 3 Power loss and volume comparison result according to number of phase in 11 [kW] totem-pole PFC





그림 4 Zero-crossing 지점에서 전류 왜곡

Fig. 4 Current distortion at zero-crossing point

2.2 피드포워드 제어의 필요성

PFC는 입력 전압 극성이 변하는 zero-crossing 지점에서 급격한 전류 변화가 요구되며, 이 지점에서 스위치는 최대 듀티 (D_{max})를 갖도록 제어된다. 이후 전류가 최대/최저점에 도달하며, 기울기 감소에 따라 듀티 역시 감소하는 양상을 보인다. 하지만 기존 PI 제어기만으로 PFC 전류 제어 시, 그림 4와 같이 zero-crossing 지점 이전에 입력 전류가 0에 도달하여 DCM (discontinuous conduction mode) 동작이 이루어진다. DCM 동작이 진행됨에 따라 전류 센싱값이 0 부근에 형성될 경우, A 영역에서 제어기의 오차가 증가하여 제어 방향의 반전이 이루어진다. 이로 인해 제어기 출력이 감소하여 듀티는 D_{max} 값을 갖지 못하고, 점차 감소하여 D_{real} 에 도달한다. 또한, 듀티 감소로 인해 전류는 DCM 동작을 유지하여 0에 값을 갖는다. 이후 다음 주기 시작 시점에서, 이상적인 제어기의 출력은 D_{max} 에 도달하여 전류는 급격한 기울기를 가지며 상승해야 한다. 하지만, 이전 주기에서 제어기 출력이 D_{real} 에 위치함에 따라 D_{max} 까지의 스텝 변화가 불가하고, 점진적인 변화만 가능하여 전류가 0에 값으로 유지되는 시간이 증가한다. 이러한 현상은 PFC의 입력 전류 왜곡으로 인한 THD 증가의 주요 원인이 된다. 이 문제를 해결하기 위해서는 제어기 출력이 전류 센싱값에 의존하지 않고, zero-crossing 지점까지 듀티 증가를 보상하는 피드포워드 제어가 필요하다. 이를 통해 zero-crossing 지점까지 필요한 듀티를 보상함으로써, 제어기의 정확도와 응답특성을 향상시키는 역할을 한다. totem-pole PFC는 입력이 교류 전압인 boost converter와 동일하므로, boost converter의 전압 전달비를 기반으로 식 (1)과 같이 피드포워드 성분을 도출할 수 있다. 이를 시뮬레이션에 적용하여 확인한 결과는 그림 5와 같다. 피드포워드 적용을 통해 제어기 출력을 보상함으로써, zero-crossing



(a) 피드포워드 보상 적용 전 (b) 피드포워드 보상 적용 후
그림 5 피드포워드 적용에 따른 시뮬레이션 파형

Fig. 5 Simulation waveform according to feedforward






그림 6 피드포워드 제어가 적용된 PFC 제어 블록도

Fig. 6 Control block diagram of PFC with feedforward control



(a) 왜곡된 입력 전류 파형



(b) 입력 전압 DAC 결과

그림 7 기존 피드포워드 제어 적용 시 실험 파형

Fig. 7 Experimental waveform with conventional feedforward

$$D_{ff} = 1 - \frac{V_{ac}}{V_{dc}} \quad (1)$$

지점 D_{max} 도달이 가능하고, 이에 따라 전류 파형이 개선됨을 그림 5를 통해 확인할 수 있다.

3. 제안하는 제어 전략

3.1 기존 피드포워드 제어 적용 시 문제점

그림 6은 기존 PFC 컨버터 전압, 전류 PI 제어기에 피드포워드 성분이 추가된 제어 블록도를 나타낸다. 추가된 피드포워드 성분의 불안정 동작은 제어 시스템의 오작동을 유발할 수 있다. 하지만 피드포워드는 제어기의 마지막 단계에서 작용하는 성분으로 gain 조정의 영향을 적게 받기 때문에, PI 제어기 gain 조정만으로 이러한 불안정성 문제를 해결하는 것에는 어려움이 있다. 따라서 제어 시스템의 올바른 동작을 위해서는 피드포워드 성분을 구성하는 입력 전압 및 출력 전압 (V_o)의 정확한 센싱이 필수적이다.

그림 7(a)는 피드포워드 성분의 정확한 센싱이 이루어지지 않아 발생하는 전류 왜곡 특성을 보여준다. 이러한 현상의 원인은 기존 Si 소자 대비 고속 스위칭 특성을 갖는 WBG 소자가 활용되어 고주파수로 동작함에 따라 그림 7(b)의 실험 결과와




그림 8 초충 동작 및 제어 시작 단계에서의 입력 전압 파형
Fig. 8 Input voltage waveform during pre-charge and control stage




그림 10 제안된 피드포워드 성분 적용에 따른 전류 파형 개선 결과
Fig. 10 Improved current waveform with proposed feedforward




그림 9 제안된 제어 전략 흐름도
Fig. 9 Flow chart of proposed control strategy

같이 입력 전압 센싱값 (V_{ac_DAC})에 과도한 스위칭 노이즈가 포함되어 정확한 센싱에 어려움이 있기 때문이다. 또한, DC 성분의 출력 전압은 AC 성분인 입력 전압에 비해 상대적으로 센싱 정확도가 높으나, DC-link 커패시터 감소를 통한 부피 저감 설계 시 출력 전압 리플이 증가하여 센싱값의 불안정성을 가중시킨다. 따라서 제어 성능 향상을 위해서는 피드포워드 성분인 입력 전압 및 출력 전압의 정확한 센싱과 안정된 입력이 요구된다.

3.2 제안하는 제어 전략

본 논문에서 제안하는 제어 전략은 피드포워드 성분을 구성하는 입-출력 전압을 노이즈에 강인한 성분으로 대체하여, 안정적인 제어 동작 및 전류 왜곡 개선을 가능하게 한다. 피드포워드 성분으로 활용되는 입력 전압은 최댓값 (V_{ac_peak})과 위상 ($\sin\theta$) 정보를 포함하며, 이 성분들의 안정적인 공급이 요구된다.

입력 전압의 최댓값은, 센싱값을 통해서만 도출이 가능하므로, 스위칭 동작 중 입력 전압을 센싱하여 피드포워드 성분으로 활용 시 스위칭 노이즈가 필수적으로 포함된다. 따라서 본 논문에서는 스위칭 동작 시 발생하는 노이즈의 영향을 최소화하기 위하여 그림 8과 같이 PWM 제어 시작 이전인 초충 회로 동작 단계에서 입력 전압의 최댓값을 센싱한다. 이에 따라 그림 9의 1번 상자와 같은 제어 알고리즘을 거쳐 V_{ac_peak} 값을 도출할 수 있으며, 센싱값의 의존했던 기존 제어기와는 달리 안정적인 상수값으로 V_{ac_peak} 가 고정된다.

다음으로 위상 정보 도출을 위해 그림 9의 2번 상자와 같이 단상 PLL (phase locked loop) 제어를 적용한다. 단상 PLL은 소프트웨어 필터를 통과한 입력 전압 센싱값을 제어기 내부 연산을 통해 처리하여 위상 정보를 도출하므로, 기존 방식 대비 노이즈 내성을 향상시킬 수 있다.

마지막으로 출력 전압의 경우 지령값 (V_{ref}), 즉 시스템의 출력 전압이 도달해야 하는 고정값으로 피드포워드 성분을 대체한다. 하지만 초충 회로 동작 시, PFC 회로가 정류기 모드로 동작함

Parameter	3 [kW]	5 [kW]	7 [kW]	9 [kW]
600 [V]	6.748%	4.956%	4.384%	4.082%
800 [V]	5.914%	3.403%	2.928%	2.642%

표 1 출력 전압 조건 별 PFC THD 측정 결과
Table 1 THD measurement results by output voltage conditions

에 따라 DC-link 전압이 목표 지령값보다 낮게 형성된다. 따라서 제어 시작 단계에서 V_{ref} 를 피드포워드 성분으로 활용 시, 과도한 듀티가 요구되어 돌입 전류가 크게 발생할 위험이 있다. 이를 방지하기 위해 최종 회로 동작 중 DC-link 전압을 센싱하고, 그림 9의 3번 상자에서 제시된 제어 알고리즘을 통해 최대 충전 전압 (V_{ref_ss})을 도출한다. 제어 시작 후, 그림 9의 4번 상자와 같이 V_{ref_ss} 는 V_{ref} 값에 도달하기까지 점진적으로 증가하며 돌입 전류를 방지한다. 결론적으로 제안하는 제어 전략은 기존 방식과는 달리 피드포워드 성분들이 스위칭 노이즈의 영향을 받지 않는 상수값으로 고정됨에 따라 보다 안정적이고 신뢰성 있는 제어가 가능하다.

그림 10은 제안된 제어 전략이 적용된 실험 결과를 나타내며, 피드포워드 성분의 스위칭 노이즈 영향이 감소함에 따라 그림 7(a)에서 관찰된 전류 왜곡이 개선되었으며, THD 측정 결과 표 1과 같이 11 [kW] 시스템 45% 부하 이상 조건에서 THD 5% 이내를 만족함을 확인하였다.

3. 결론

본 논문에서는 PFC 회로의 전류 왜곡 문제를 해결하기 위한 피드포워드 제어 전략을 제안하였다. 제안된 전략은 피드포워드 성분인 입력 전압과 출력 전압을 노이즈에 강인한 성분으로 대체하여, 스위칭 노이즈의 영향을 최소화하면서 안정적인 제어 동작을 가능하게 한다. 특히, 초충 회로 동작 중 측정된 V_{ac_peak} 와 PLL 제어로 도출된 위상 정보를 활용함으로써 입력 전압 센싱의 정확성을 높이고, 출력 전압은 V_{ref_ss} 로 점진적으로 증가하도록 하여 돌입 전류를 방지하였다. 제안된 제어 전략 검증을 위해 11 [kW] 급 interleaved totem-pole PFC에 적용하여 진행한 실험 결과 전류 왜곡이 크게 개선되었으며, 45% 부하 이상 조건에서 THD 5% 이내를 만족함을 확인할 수 있었다.

이 논문은 2024년도 정부(산업통상자원부)의 재원으로 한국산업기술평가원의 지원을 받아 수행된 연구임(RS-2024-00401742, GaN 전력모듈 기반 고효율·고밀도 전기자동차용 인버터 기술개발)

참고 문헌

- [1] S. Ji, D. Reusch, and F. C. Lee, "High-frequency high power density 3-D integrated gallium-nitride-based point of load module design," *IEEE Transactions on Power Electronics*, Vol. 28, No 9, pp. 4216-4226, Sep. 2013